<?xml version="1.0" encoding="UTF-8" ?><!-- generator=Zoho Sites --><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/"><channel><atom:link href="https://www.cefiros.net/blogs/tag/Vulnerability-Management/feed" rel="self" type="application/rss+xml"/><title>CEFIROS - Blog #Vulnerability Management</title><description>CEFIROS - Blog #Vulnerability Management</description><link>https://www.cefiros.net/blogs/tag/Vulnerability-Management</link><lastBuildDate>Sat, 25 Apr 2026 13:30:15 -0700</lastBuildDate><generator>http://zoho.com/sites/</generator><item><title><![CDATA[Procesadores y sus vulnerabilidades]]></title><link>https://www.cefiros.net/blogs/post/Procesadores-y-vulnerabilidades</link><description><![CDATA[Llevo varios días leyendo sobre estas vulnerabilidades hardware, y todos hemos visto con estupefacción como los principales fabricantes de Procesadore ]]></description><content:encoded><![CDATA[<div class="zpcontent-container blogpost-container "><div data-element-id="elm_wkSiHFmfSEutU9FYnX6SMg" data-element-type="section" class="zpsection "><style type="text/css"></style><div class="zpcontainer-fluid zpcontainer"><div data-element-id="elm_DqwT3ZxdTYykBGcEe4co7A" data-element-type="row" class="zprow zprow-container zpalign-items- zpjustify-content- " data-equal-column=""><style type="text/css"></style><div data-element-id="elm_2a8kWRuUS3G-plM17Fz69A" data-element-type="column" class="zpelem-col zpcol-12 zpcol-md-12 zpcol-sm-12 zpalign-self- "><style type="text/css"></style><div data-element-id="elm_hYgXmEgiSZmlQ0kQDl0QRg" data-element-type="text" class="zpelement zpelem-text "><style></style><div class="zptext zptext-align-center " data-editor="true"><div><div><div><div><p><span></span></p><p class="MsoNormal"><font size="4">Llevo varios días leyendo sobre estas vulnerabilidades hardware, y todos hemos visto con estupefacción como los principales fabricantes de Procesadores del mercado, Intel, AMD, Qualcomm, Apple, ARM,&nbsp;(es decir,&nbsp;casi todos los procesadores basados en CISC (<a href="https://es.wikipedia.org/wiki/Complex_instruction_set_computing">https://es.wikipedia.org/wiki/Complex_instruction_set_computing</a>), indican que todos sus procesadores tienen un fallo de diseño, con el cual cualquier atacante sería capaz de obtener información de las apps en ejecución, con el problema que ello conlleva.</font></p><p class="MsoNormal"><font size="4">Los principales fabricantes de S.O, indican que parchear el S.O puede suponer hasta un 40% de pérdida de rendimiento con el impacto económico y funcional que ello puede suponer. De momento todos los equipos basados en procesadores RISC o MIPS, están &quot;libres&quot; de estas vulnerabilidades hardware.</font></p><p class="MsoNormal"><font size="4">&nbsp;</font></p><p class="MsoNormal"><font size="4">Los principales fabricantes de seguridad, Fortinet, Checkpoint, StoneSoft (Forcepoint) y todos aquellos que usen procesadores basados en x86 (o del tipo CISC), están afectados por estas vulnerabilidades, y aunque se puedan&nbsp;parchear los diferentes kernels de las diferentes plataformas,&nbsp;si&nbsp;ese parcheado supone una pérdida de rendimiento en los equipos&nbsp;tendremos&nbsp;un importante problema con difícil solución&nbsp;además del coste económico asociado.</font></p><p></p></div>
</div><div><div><p style="text-align:center;"><span><font color="#000000" size="5"><b>¿</b><b>Qué&nbsp;hacen estas vulnerabilidades?</b></font></span></p></div>
</div><div><div><p><span><font size="4">Os dejo una tabla con las diferencias entre ellas y el enlace a Google Project Zero donde lo explican mucho mejor,&nbsp;pro básicamente es la escalación de privilegios desde un usuario que no tenga privilegios para nada, a recuperar información de la memoria que esté usando otro usuario o proceso (ojo con los VDI y sesiones de Citrix) (Fuente:&nbsp;<a href="http://bit.ly/2AFnyka">http://bit.ly/2AFnyka</a>)</font></span></p></div>
</div><div><div style="text-align:center;width:100%;margin-bottom:2px;"><img src="http://www.cefiros.net/files/Images/CPU_Flaw01.png" style="width:100%;padding:0px;background:transparent;"><div style="width:100%;margin:0px auto;"></div>
</div></div><div><div><p><span><font size="4"></font></span></p><p class="MsoNormal"><font size="4">Desde&nbsp;<a href="http://bit.ly/CefWeb">Cefiros</a>,&nbsp;empresa en la&nbsp;que apostamos por tecnologías novedosas y diferentes, 2 de nuestro fabricantes pueden proteger a los sistemas del impacto de estas vulnerabilidades,&nbsp;<a href="http://bit.ly/2m9boeW">HillStone</a>&nbsp;al estar basado en procesadores MIPS/RISC (Nota del fabricante:&nbsp;<a href="http://www.hillstonenet.com/blog/statement-on-vulnerability-hillstone-networks-does-not-use-intel-processors-in-its-ngfw/">http://www.hillstonenet.com/blog/statement-on-vulnerability-hillstone-networks-does-not-use-intel-processors-in-its-ngfw/</a>), y&nbsp;<a href="http://bit.ly/Ensilo">ENSILO</a>&nbsp;con la capacidad de evitar la ejecución de cualquier programa que quiera explotar la vulnerabilidad del equipo, sin necesidad de parchear el propio sistema (Nota del fabricante:&nbsp;<a href="http://bit.ly/2CBsGHS">http://bit.ly/2CBsGHS</a>)</font></p><p class="MsoNormal"><font size="4">&nbsp;</font></p><p class="MsoNormal"><font size="4">Con esto, los sistemas no pierden en rendimiento, y están totalmente protegidos de estas amenazas y cualquier otra que pueda existir, teniendo una funcionalidad de protección POST -Infección, que es capaz de proteger al equipo, aunque este esté infectado.</font></p><p class="MsoNormal"><font size="4">&nbsp;</font></p><p class="MsoNormal"><font size="4">Mucho se dice sobre que los equipos del fabricante tal o cual, están afectados pero mitigados desde las diferentes compilaciones de su kernel, pero leyendo varios artículos sobre el tema, vemos que muchos de nosotros damos por sentado que todos los niveles de kernel, sean en el sistema que sean, son independientes, y que los sistemas de seguridad son mas robustos, pero cuando alguien plantea el mismo esquema pero con un punto de vista diferente, y demuestra como las diferentes capas o anillos del kernel son totalmente conectables unas con otras, o permeables desde la capa de usuario hasta la capa 0 (<a href="https://en.wikipedia.org/wiki/Protection_ring">https://en.wikipedia.org/wiki/Protection_ring</a>) y por lo tanto dejándonos desprotegidos ante cualquier fallo, sea software o hardware como es el caso que nos ocupa.</font></p><p></p></div>
</div><div><div style="text-align:center;width:100%;margin-bottom:2px;"><img src="http://www.cefiros.net/files/Images/CPU%20Flaw02.png" style="width:633px;padding:0px;background:transparent;"><div style="width:633px;margin:0px auto;"></div>
</div></div><div><div><p style="text-align:center;"><span><b><font color="#000000" size="5">Comparación entre sistemas RISC/MISP y CISC (x86, motorola 68000….)</font></b></span></p></div>
</div><div><div><p><font size="4"></font></p><table border="1" cellpadding="0" cellspacing="0" style="text-align:center;" title=""><tbody><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">&nbsp;</font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font color="#000000" size="5"><b>&nbsp; RISC</b></font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="margin-bottom:13pt;text-align:center;"><font color="#000000" size="5"><b>CISC</b></font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Acronym</b></font></p></td><td style="vertical-align:top;width:2.1013in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It stands for ‘Reduced Instruction Set Computer’.</font></p></td><td style="vertical-align:top;width:1.734in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It stands for ‘Complex Instruction Set Computer’.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Definition</b></font></p></td><td style="vertical-align:top;width:2.1194in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The RISC processors have a smaller set of instructions with few addressing nodes.&nbsp;</font></p></td><td style="vertical-align:top;width:1.7687in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The CISC processors have a larger set of instructions with many addressing nodes.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Memory unit</b></font></p></td><td style="vertical-align:top;width:2.1194in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It has no memory unit and uses a separate hardware to implement instructions.</font></p></td><td style="vertical-align:top;width:1.7791in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It has a memory unit to implement complex instructions.&nbsp;</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Program</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It has a hard-wired unit of programming.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It has a micro-programming unit.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Design</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It is a complex complier design.</font></p></td><td style="vertical-align:top;width:1.7034in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It is an easy complier design.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Calculations</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The calculations are faster and precise.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The calculations are slow and precise.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Decoding</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Decoding of instructions is simple.</font></p></td><td style="vertical-align:top;width:1.7791in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Decoding of instructions is complex.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Time</b></font></p></td><td style="vertical-align:top;width:2.1125in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Execution time is very less.</font></p></td><td style="vertical-align:top;width:1.7347in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Execution time is very high.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4597in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>External memory</b></font></p></td><td style="vertical-align:top;width:2.1194in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It does not require external memory for calculations.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">It requires external memory for calculations.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Pipelining</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Pipelining does function correctly.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Pipelining does not function correctly.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Stalling</b></font></p></td><td style="vertical-align:top;width:2.1194in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Stalling is mostly reduced in processors.</font></p></td><td style="vertical-align:top;width:1.7041in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The processors often stall.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Code expansion</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Code expansion can be a problem.</font></p></td><td style="vertical-align:top;width:1.7791in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Code expansion is not a problem.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Disc space</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The space is saved.</font></p></td><td style="vertical-align:top;width:1.6868in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">The space is wasted.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4"><b>Applications</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Used in high end applications such as video processing, telecommunications and image processing.</font></p></td><td style="vertical-align:top;width:1.7791in;"><p style="margin-bottom:13pt;text-align:center;"><font size="4">Used in low end applications such as security systems, home automations, etc.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4645in;"><p><font size="5"><b>BASIS FOR COMPARISON</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="text-align:center;"><b><font size="5">RISC&nbsp;</font></b></p></td><td style="vertical-align:top;width:1.6756in;"><p style="text-align:center;"><font size="5"><b>CISC</b></font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Emphasis on</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Software</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">Hardware</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Includes</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Single clock</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">Multi-clock</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Instruction-set size</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Small</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">Large</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Instruction formats</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">fixed (32-bit) format</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="font-size:11.55pt;"><font size="4">Variable formats (16-64 bits per instruction).</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Addressing modes used</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Limited to 3-5</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">12-24</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>General purpose registers used</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">32-192</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">8-24</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Memory inferences</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Register to register</font></p></td><td style="vertical-align:top;width:1.7451in;"><p style="font-size:11.55pt;"><font size="4">Memory to memory</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Cache design</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Split data cache and instruction cache.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="font-size:11.55pt;"><font size="4">Unified cache for instructions and data.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Clock rate</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">50-150 MHz&nbsp;</font></p></td><td style="vertical-align:top;width:1.6472in;"><p style="font-size:11.55pt;"><font size="4">33-50 MHz</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>Cycles Per Instruction</b>&nbsp;</font></p></td><td style="vertical-align:top;width:2.1194in;"><p style="font-size:11.55pt;"><font size="4">One cycle for almost all instructions and an average CPI &lt; 1.5.</font></p></td><td style="vertical-align:top;width:1.6833in;"><p style="font-size:11.55pt;"><font size="4">CPI between 2 and 15.</font></p></td></tr><tr><td style="vertical-align:top;width:1.4451in;"><p style="font-size:11.55pt;"><font size="4"><b>CPU Control</b></font></p></td><td style="vertical-align:top;width:2.1006in;"><p style="font-size:11.55pt;"><font size="4">Hardwired without control memory.</font></p></td><td style="vertical-align:top;width:1.6756in;"><p style="font-size:11.55pt;"><font size="4">Microcoded using control memory (ROM).</font></p></td></tr></tbody></table><p></p></div>
</div><div><div><h2 style="text-align:center;"><font size="5"><b>Créditos</b></font></h2></div>
</div><div><div><p><span></span></p><p><font size="4">Google project Zero</font></p><p><font size="4">Gracias a Alister Whitehat</font></p><p><font size="4">HillStone Networks</font></p><p><font size="4">Ensilo</font></p><p><font size="4">Intel</font></p><p><font size="4">ARM</font></p><p><font size="4">AMD</font></p><p><font size="4">Wikipedia</font></p><p></p></div>
</div></div></div></div></div></div></div></div></div></div> ]]></content:encoded><pubDate>Mon, 08 Jan 2018 10:23:08 +0100</pubDate></item><item><title><![CDATA[Cefiros start to distribute F-Secure Solutions]]></title><link>https://www.cefiros.net/blogs/post/Cefiros-start-to-distribute-F-Secure-Solutions</link><description><![CDATA[English Follow&nbsp; Céfiros, cierra acuerdo de distribución con F-Secure para España y Portugal, para las soluciones Enterprise de protección de los p ]]></description><content:encoded><![CDATA[<div class="zpcontent-container blogpost-container "><div data-element-id="elm_fjrAsEMNQuqSi9whdHxOfg" data-element-type="section" class="zpsection "><style type="text/css"></style><div class="zpcontainer-fluid zpcontainer"><div data-element-id="elm_fppcgweuT4-uW03pE0_X-A" data-element-type="row" class="zprow zprow-container zpalign-items- zpjustify-content- " data-equal-column=""><style type="text/css"></style><div data-element-id="elm_87QRDNsDTNaWMZsCh-r6tw" data-element-type="column" class="zpelem-col zpcol-12 zpcol-md-12 zpcol-sm-12 zpalign-self- "><style type="text/css"></style><div data-element-id="elm_WN7u8heKQS-OVa_8lK08iQ" data-element-type="text" class="zpelement zpelem-text "><style></style><div class="zptext zptext-align-center " data-editor="true"><div><div><div><div><div><div><div><p><span><span style="font-size:17px;">English Follow&nbsp;</span></span></p><p><span><span style="font-size:17px;">Céfiros, cierra acuerdo de distribución con F-Secure para España y Portugal, para las soluciones Enterprise de protección de los puestos y servidores, así como de la solución de gestión de parches y vulnerabilidades.&nbsp;</span></span></p><p><span><span style="font-size:17px;"><img src="http://cefiros-old.zohosites.com/files/F-secure-Black.png" width="616px">&nbsp;&nbsp;<br></span></span></p><p><span><span style="font-size:17px;">English:&nbsp;</span></span></p><p><span><span style="font-size:17px;">Céfiros, closes a distribution agreement with F-Secure for Spain and Portugal, for enterprise solutions to protect the endpoints, as well as the patch and vulnerability management solution.</span></span></p></div>
</div></div></div></div></div></div></div></div></div></div></div></div></div> ]]></content:encoded><pubDate>Tue, 27 Jun 2017 01:38:55 +0200</pubDate></item></channel></rss>